Sujet :
Ce projet s’inscrit dans la continuité des travaux du laboratoire A2SI menés sur la méthodologie AAA (Adéquation Algorithme Architecture) de l’INRIA de Rocquencourt ainsi que le logiciel SynDEx qui la supporte. La version actuelle de ce logiciel (V6.4) développée à l’INRIA permet un passage systématique et automatisé d’un algorithme spécifié sous forme d’un graphe factorisé (boucles for) et conditionné (if.…then) de dépendances de données à son implantation optimisée sur une architecture multi-processeurs.
Bien que la version ESIEE du logiciel SynDEx (V6.0) permet le passage automatisé d’un algorithme à son implantation optimisée sur architecture (processeurs ou circuits), elle se limite seulement aux graphes factorisés de dépendances de données. Le but recherché est donc d’étudier l’intégration de ces deux logiciels afin d’avoir une version du logiciel SynDEx permettant l’implantation optimisée d’algorithme factorisé et conditionné sur architecture processeurs ou circuits.
Objectifs :
·
Etudier l’intégration de la version ESIEE du logiciel
SynDEx V6.0 à la nouvelle version du logiciel SynDEx V6.4.
· Etudier l’impact de l’intégration du conditionnement au niveau spécification algorithmique sur l’implantation optimisée sur architecture circuits (revoir notamment les heuristiques d’optimisation développées).
Moyens :
Les développements à effectuer se feront avec le langage CAML (langage fonctionnel développé par l’INRIA).